A equipa do professor Shi Yi e do professor associado Qiu Hao, da Faculdade de Ciências e Engenharia Eletrónica da Universidade de Nanjing, China, alcançou um progresso importante na área da tecnologia de transmissão de energia sem fios, trazendo novos avanços para a questão do fornecimento de energia às interfaces cérebro-computador invasivas.
As interfaces cérebro-computador invasivas, por necessitarem de estar implantadas no interior do corpo humano a longo prazo e estarem limitadas pela biossegurança e pelo ambiente fisiológico fechado, não podem depender de cabos físicos para alimentação, tendo de recorrer exclusivamente à tecnologia de fornecimento de energia sem fios. Contudo, a estrutura de encapsulamento compacto dificulta a dissipação de calor; se o calor gerado pela conversão de potência do chip não for devidamente escoado, pode causar uma série de problemas. Portanto, aumentar a eficiência da conversão de energia e reduzir a dissipação térmica torna-se o ponto central do design da gestão de energia. Embora a tecnologia de retificação de dupla saída com tensão ajustável de estágio único seja considerada uma solução ideal, enfrenta desafios como a limitação da janela de carga efetiva, a dificuldade de regular múltiplas saídas de tensão e a dependência de díodos ativos PMOS, propensos ao aquecimento.
Para resolver estes problemas, a equipa de investigação propôs uma nova topologia de retificador regulador de dupla saída de estágio único de alta eficiência, que permite carregar simultaneamente ambas as saídas num semiciclo, superando as limitações do modelo tradicional de multiplexagem temporal e melhorando a potência de carga, a qualidade da tensão de alimentação e a eficiência da conversão de energia. O seu inovador modo de distribuição de carga ajuda a mitigar o problema de desequilíbrio nas condições das cargas de dupla saída, ampliando a gama nominal da corrente de saída e reforçando a estabilidade e adaptabilidade do circuito.
O chip foi fabricado e verificado com recurso ao processo CMOS de 0,18μm. Nas medições experimentais, alcançou um pico de eficiência de 92,2% e uma potência máxima de carga de 131mW em estado estacionário, com as tensões de dupla saída estáveis a 3,3V e 1,6V, e a ondulação máxima de tensão controlada a 50mV e 75mV; ao alternar cargas elevadas rapidamente (×15), o chip responde rapidamente evitando interferências de acoplamento entre as saídas duplas. Vários indicadores-chave atingiram padrões internacionais de topo. O resultado foi publicado online a 16 de abril na revista de topo de circuitos integrados IEEE Journal of Solid-State Circuits (JSSC). Zhuang Quanrong, aluno de doutoramento de 2024 da Faculdade de Ciências e Engenharia Eletrónica, é o primeiro autor do artigo, e o professor associado Qiu Hao e o professor Shi Yi são os coautores correspondentes, com a orientação do investigador Zhang Xin do IBM Thomas J. Watson Research Center. Esta investigação foi financiada por projetos-chave da Fundação Nacional de Ciências Naturais da China, entre outros, e apoiada pelo Centro de Engenharia do Ministério da Educação para Materiais Optoeletrónicos e Tecnologia de Chips, etc.