Em 12 de junho, o Laboratório Hubei Jiangcheng alcançou progressos na tecnologia de capacitores de alta densidade em chip, desenvolvendo com sucesso um capacitor tridimensional multicamadas em chip, com densidade de capacitância superior a 1000 nanofarads por milímetro quadrado. Este produto pode ser aplicado diretamente em chips de IA/GPU, processadores de alto desempenho e outros chips de ponta, fornecendo suporte à estabilidade de fornecimento de energia para o desenvolvimento de chips de alta capacidade de processamento e baixo consumo de energia. Atualmente, a tecnologia está em fase de fabricação de wafers e produção piloto em pequena escala, e posteriormente avançará para aplicação em larga escala no campo de empacotamento avançado.
O capacitor em chip desempenha a função de "buffer de fornecimento de energia instantâneo" dentro de chips de ponta. Quando chips de IA, GPUs e processadores de alto desempenho executam tarefas como treinamento de grandes modelos, renderização de imagens, computação científica e inferência paralela, os circuitos centrais experimentam flutuações de corrente de grande amplitude em um período muito curto. Se a rede de fornecimento de energia não responder rápido o suficiente, podem ocorrer ruídos, quedas ou oscilações de tensão dentro do chip, afetando a estabilidade computacional, a frequência de operação e a confiabilidade do sistema. O capacitor atua como um cache de energia em miniatura próximo ao núcleo do chip, liberando carga rapidamente quando a demanda de corrente aumenta subitamente e absorvendo o excesso de energia quando a corrente diminui, proporcionando uma corrente de operação mais estável para o chip. Sistemas de computação de alto desempenho frequentemente consideram o HBM como um buffer de dados, enquanto o capacitor em chip corresponde a um buffer de energia; o primeiro resolve o fornecimento de dados, e o último, a resposta transitória de energia.
O Laboratório Jiangcheng adotou uma estrutura tridimensional multicamadas para aumentar a densidade de capacitância por unidade de área. Os capacitores planos tradicionais são limitados pela área do chip, dificultando o fornecimento de cache de energia suficiente próximo a processadores de ponta; a estrutura tridimensional, por meio de um design poroso tridimensional, estende a área efetiva de capacitância para a direção vertical, alcançando maior capacidade de armazenamento de energia em um espaço limitado. Para chips de IA/GPU, quanto mais próximo o ponto de fornecimento de energia estiver da região central, mais favorável é para reduzir parâmetros parasitas e atrasos de resposta, sendo também mais adequado para lidar com flutuações de corrente em escala de nanossegundos.
A dificuldade técnica deste resultado concentra-se em micro/nanoestruturas, materiais dielétricos e consistência do processo. A estrutura porosa tridimensional requer a formação de uma camada dielétrica contínua, uniforme e confiável em escala nanométrica dentro de poros extremamente pequenos, além de controlar vazamento, ruptura, estabilidade térmica e confiabilidade a longo prazo. Qualquer defeito fraco pode comprometer a segurança do fornecimento de energia do chip; portanto, a quebra da densidade de capacitância é apenas um indicador-chave. A fabricação de wafers e a produção piloto em pequena escala subsequentes ainda precisam verificar o rendimento, a compatibilidade com empacotamento e a estabilidade da produção em massa. Os requisitos da rede de fornecimento de energia para chips de IA, processadores de alto desempenho, SoCs de smartphones e módulos de empacotamento avançado não são exatamente os mesmos; diferentes curvas de consumo de energia, estruturas de empacotamento e layouts de chip influenciam a aplicação final do capacitor em chip.
O empacotamento avançado está se tornando uma etapa importante na competição por chips de ponta. Com o aumento contínuo da densidade de potência dos chips de computação, depender apenas de dispositivos externos de fornecimento de energia já não é suficiente para atender aos requisitos de resposta transitória. O gerenciamento de energia, a dissipação de calor, a interconexão de empacotamento e os componentes passivos em chip precisam ser projetados de forma coordenada. Se o capacitor tridimensional multicamadas em chip puder concluir com sucesso a validação de engenharia, ajudará a fortalecer as capacidades básicas de chips nacionais de ponta em termos de estabilidade de fornecimento de energia, operação de baixo consumo de energia e liberação de desempenho de alta frequência. Para servidores de IA, clusters de GPU e plataformas de computação de alto desempenho, o fornecimento de energia estável não é um aspecto acessório, mas uma condição fundamental que determina se o chip pode operar sob alta carga por longos períodos.
Este resultado do Laboratório Jiangcheng representa um progresso científico e tecnológico voltado para a capacidade de suporte básico de chips de ponta. Ele não se manifesta diretamente como um produto final, mas afeta o desempenho do sistema de chips de IA/GPU, processadores de alto desempenho e plataformas de empacotamento avançado. Após a tecnologia entrar na fase de fabricação de wafers e produção piloto em pequena escala, o foco da indústria se voltará para a janela de fabricação, validação de confiabilidade, introdução de clientes e ritmo de aplicação em larga escala. Se a produção em massa subsequente for bem-sucedida, o capacitor tridimensional multicamadas em chip tem potencial para se tornar um componente básico fundamental na rede de fornecimento de energia de chips nacionais de alta capacidade de processamento.