De acordo com pt.wedoany.com-Em resposta à enorme demanda por centros de dados de alto consumo energético por parte da inteligência artificial, pesquisadores da Extropic Corp. e do Instituto de Tecnologia de Massachusetts (Massachusetts Institute of Technology), incluindo o cientista da informação quântica Isaac Chuang, propuseram uma Arquitetura de Computador Termodinâmico com Remoção de Ruído (Denoising Thermodynamic Computer Architecture, DTCA), que afirma executar tarefas específicas de IA com uma fração mínima da energia consumida pelo hardware tradicional. Os resultados foram publicados na revista npj Unconventional Computing.
O estudo visa enfrentar os desafios centrais da indústria de IA. A equipe destaca que os investimentos em sistemas de IA em larga escala estão pressionando severamente a infraestrutura energética global, prevendo-se que, até 2030, os centros de dados focados em IA possam consumir cerca de 10% da energia total dos EUA. A eficiência das arquiteturas tradicionais de GPU (unidade de processamento gráfico) tem melhorias limitadas, e os próprios algoritmos de IA podem ser restringidos pelo hardware existente, tornando crucial a busca por caminhos computacionais alternativos.
A proposta projeta uma arquitetura de computador probabilística baseada em transistores CMOS tradicionais, utilizando aleatoriedade controlada para executar cálculos probabilísticos diretamente no hardware. Seu princípio se inspira no conceito de modelos de difusão, decompondo tarefas complexas de modelagem probabilística em uma série de etapas simples de remoção de ruído, convertendo gradualmente ruído aleatório em dados estruturados, contornando as limitações de hardware probabilístico anterior no "compromisso entre mistura e expressividade". O núcleo do hardware consiste em circuitos de transistores especialmente projetados para gerar números aleatórios programáveis, que formam a base dos cálculos probabilísticos no chip, implementando múltiplas máquinas de Boltzmann esparsas em série através de uma matriz modular. Este design modular pode ser realizado por meio de múltiplos blocos de hardware dedicados em um único chip, ou por vários chips que se comunicam entre si para executar diferentes estágios do cálculo. A equipe já fabricou e testou geradores de números aleatórios experimentais baseados em transistores, que se mostraram robustos sob variações simuladas no processo de fabricação.
Para validar o desempenho, os pesquisadores simularam a arquitetura em GPU, incorporando dados medidos de geradores de números aleatórios físicos. Testes de referência no conjunto de dados de imagens Fashion-MNIST mostraram que a arquitetura gera imagens de qualidade comparável à implementação em GPU, mas com um consumo de energia estimado em apenas um décimo milésimo por amostra gerada. Além disso, uma abordagem híbrida que combina redes neurais tradicionais com hardware termodinâmico demonstrou potencial no conjunto de dados CIFAR-10, utilizando apenas um décimo do número de parâmetros de rede neural em comparação com redes adversariais generativas tradicionais, sugerindo uma distribuição mais prática de tarefas computacionais entre diferentes subsistemas.
Apesar dos resultados encorajadores, a equipe de pesquisa aponta limitações. Atualmente, apenas o gerador de números aleatórios baseado em transistores foi fisicamente validado; a arquitetura computacional completa ainda está em fase de simulação teórica. Os conjuntos de dados de imagens usados nos testes de referência são muito menos complexos do que os modelos modernos de linguagem de grande escala ou modelos generativos avançados. Como escalar eficientemente o sistema para processar dados mais complexos continua sendo um desafio central para a computação probabilística. A equipe acredita que avanços futuros provavelmente dependerão de uma integração mais profunda entre hardware probabilístico e redes neurais tradicionais, em vez de substituir completamente os aceleradores de IA existentes. Este estudo deve ser visto como um "primeiro passo" que merece mais investimento e exploração.
