De acordo com pt.wedoany.com-O Consórcio de Chips da União Europeia (Chips Joint Undertaking, Chips JU) lançou o Q-PLANET (Linha Piloto de Estabilidade de Chips Quânticos), um projeto de 50 milhões de euros (cerca de 57,2 milhões de dólares) dedicado à fabricação de componentes de nível industrial para plataformas de computação, sensoriamento e comunicação quânticas de átomos neutros. Coordenado pela desenvolvedora de hardware Pasqal, o projeto reúne 28 organizações de pesquisa tecnológica (RTOs), grupos acadêmicos e parceiros industriais de 11 Estados-Membros da UE, formando uma espinha dorsal de fabricação pan-europeia.
O projeto baseia-se num acordo-quadro de cooperação de seis anos, visando resolver os gargalos de escalabilidade dos processadores quânticos recentes através do estabelecimento de processos padronizados e replicáveis de design e montagem de semicondutores. A transição do hardware quântico de átomos neutros da montagem em laboratório personalizado para a produção em massa é limitada pela falta de malhas de controle de fabricação padronizadas e linhas de base de calibração do sistema. A missão do Q-PLANET é preencher essa lacuna operacional através do design, fabricação e validação de subsistemas de hardware baseados em chips.
Na primeira fase de três anos, o consórcio otimizará três categorias principais de produtos. Em sistemas laser no chip, serão fabricadas fontes e amplificadores laser integrados que operam em quatro comprimentos de onda críticos: 461 nm, 698 nm, 795 nm e 1013 nm, essenciais para a manipulação de armadilhas, resfriamento e leitura de estados de qubits de átomos neutros (como estrôncio e itérbio). Em chips atômicos avançados, serão projetados chips planos micro-usinados para confinamento atômico, reduzindo a área ocupada e o orçamento de energia das unidades de processamento quântico (QPUs) escaláveis. Em células de vapor micro-usinadas, serão desenvolvidas células de gás em escala de chip com eletrodos internos e revestimentos antirrelaxamento, para suportar relógios atômicos, memórias quânticas e sensores de campo eletromagnético baseados em Rydberg.
Para reduzir as barreiras de entrada no mercado para startups e PMEs, o Q-PLANET formalizará esses processos de micro-usinagem em kits de design de processo (PDK) e kits de design de montagem (ADK) padronizados e abertos. Esses kits fornecem aos engenheiros de hardware layouts de componentes pré-validados e guias de montagem automatizados, desacoplando o design de hardware da engenharia de sala limpa personalizada. O consórcio distribui as responsabilidades de foundry de semicondutores, integração de software e encapsulamento para centros especializados. Em foundries de nitreto de silício (SiN), a Universidade Técnica da Dinamarca (Technical University of Denmark, DTU) utiliza sua infraestrutura de sala limpa como foundry para componentes ópticos passivos nas bandas de 461 nm e 795 nm; o Centro de Pesquisa Técnica VTT da Finlândia (VTT Technical Research Centre of Finland) opera a linha de foundry e teste para dispositivos SiN de 1013 nm, e lidera o pacote de trabalho de pigtailing ativo e encapsulamento chip-para-fibra. Em fábricas de semicondutores III-V, a TopGaN e o Instituto de Física de Alta Pressão da Academia Polonesa de Ciências (Institute of High Pressure Physics of the Polish Academy of Sciences, Unipress) gerenciam o design, caracterização em nível de wafer e processamento de emissores de nitreto de gálio para a linha de laser azul de 461 nm; o III-V Lab fornece suporte paralelo de design e foundry para as arquiteturas de 795 nm e 1013 nm. Em middleware de controle e API, a iQrypto está construindo uma API Linux padronizada e uma camada de middleware genérica em sua pilha de software, fornecendo aos usuários uma interface de software unificada para gerenciar interativamente os moduladores eletrônicos de alta velocidade e os controladores de pulso acionados por FPGA dos componentes quânticos. Em validação metrológica, o Instituto Nacional de Pesquisa Metrológica da Itália (Istituto Nazionale di Ricerca Metrologica, INRiM) é responsável pelos testes de validação de ruído e largura de linha para todos os quatro comprimentos de onda alvo, utilizando filtros ópticos estreitos e relógios metrológicos para certificar os limites de desempenho dos qubits físicos.
Os componentes integrados serão validados em sistemas em plataformas de teste ativas, incluindo a QPU comercial de átomos neutros da Pasqal, a plataforma de demonstração QRydDemo da Universidade de Stuttgart (University of Stuttgart) e o nó de memória quântica da Welinq. Ao avaliar métricas de consumo de energia e desempenho arquitetônico, o projeto visa elevar o hardware alvo do Nível de Prontidão Tecnológica 4 (TRL 4) para o TRL 6, validado industrialmente.
