Qualcomm conclui a verificação de hardware do chip HBC de primeira geração

De acordo com pt.wedoany.com-Em 2 de novembro, a norte-americana Qualcomm concluiu a verificação de hardware do chip de computação de alta largura de banda (HBC) de primeira geração, executando com sucesso o caminho completo de leitura e escrita de memória e tarefas de computação próxima à memória no laboratório de San Diego. Os testes utilizaram amostras de chips empilhados com duas camadas de DRAM, validando as funções de transferência de dados e computação em silício real. A Qualcomm avança simultaneamente na integração de produtos de chips para data centers, e o acelerador de inferência Dragonfly AI250, equipado com a tecnologia HBC, tem previsão de fornecer amostras no primeiro semestre de 2027.

A equipe de engenharia da Qualcomm utilizou equipamentos de teste automatizado padrão do setor para realizar testes de hardware no chip HBC de primeira geração. Os testes utilizaram pesos de modelo e dados de ativação gerados aleatoriamente, validando o caminho completo de leitura e escrita de memória, as funções de computação e as características térmicas do chip em escalas de dados representativas da produção em massa. As amostras de teste adotaram uma estrutura de empilhamento de duas camadas de DRAM, enquanto o design de produtos subsequentes utiliza quatro camadas de DRAM.

Nos testes de largura de banda, a Qualcomm utilizou a mesma amostra de teste para executar separadamente o modo LPDDR5X e o modo HBC, medindo uma largura de banda efetiva de memória no modo HBC de aproximadamente 18 vezes a do modo LPDDR5X. Com base nos resultados de medição do silício de primeira geração, em cálculos normalizados pelas condições operacionais alvo e nas especificações públicas de produtos concorrentes, a Qualcomm estima que seu desempenho de largura de banda por watt atinja mais de 5 vezes o do HBM4. Os dados comparativos relevantes são resultados de testes corporativos e estimativas de modelo.

A Qualcomm concluiu, em conjunto com parceiros de fundição de wafers e empacotamento, o desenvolvimento e a caracterização de múltiplas gerações de processos de ligação wafer-to-wafer, incorporando design de redundância, remapeamento de defeitos e métodos de teste ao fluxo de fabricação do HBC. As verificações pertinentes abrangem conexões elétricas, características térmicas, interfaces de ligação e tratamento de defeitos de memória.

Um produto de chip da Qualcomm voltado para data centers concluiu a tape-out, e os dispositivos que integram substrato lógico e camadas de DRAM ligadas estão em fase inicial de depuração de inicialização, com resultados preliminares de teste obtidos. O Dragonfly AI250 adotará a arquitetura HBC de primeira geração e será integrado à plataforma de inferência de inteligência artificial em nível de rack Dragonfly da Qualcomm.