O centro de pesquisa em microeletrônica da Bélgica (imec) demonstrou pela primeira vez, em 19 de maio, no fórum tecnológico anual ITF World em Antuérpia, um dispositivo qubit de ponto quântico fabricado com tecnologia de litografia ultravioleta extrema de alta abertura numérica (High NA EUV). O dispositivo comprime o espaçamento físico entre eletrodos de controle adjacentes para cerca de 6 nanômetros, sendo considerado pela indústria como o primeiro dispositivo de hardware integrado usando este processo avançado, marcando um salto crucial dos protótipos de laboratório de computação quântica baseada em silício para a produção industrial em massa em fábricas de wafers de 300 mm.
Os qubits de ponto quântico armazenam informação quântica no estado de spin de elétrons individuais, confinando-os em nanoestruturas de silício (ou seja, camadas de gate). Controlar esses qubits requer a padronização precisa de estruturas de gate multicamadas em nanoescala, onde o espaçamento entre o "plunger gate", responsável pela modulação do potencial do ponto quântico, e o gate de barreira determina diretamente a força de acoplamento entre qubits e a capacidade de anti-interferência. Kristiaan De Greve, pesquisador do imec e diretor do programa de computação quântica, afirmou diretamente no comunicado: "A High NA EUV permite a padronização precisa de qubits de ponto quântico de silício. Como a força de acoplamento entre pontos quânticos adjacentes cresce exponencialmente à medida que a distância entre eles diminui, precisamos fabricar de forma confiável espaçamentos de apenas alguns nanômetros entre os eletrodos de controle do ponto quântico. Esta é uma verdadeira façanha de engenharia, possível graças às nossas equipes de integração e padronização e à excelente tecnologia High NA EUV da ASML." A pesquisa foi concluída no laboratório conjunto High NA do imec e da ASML em Veldhoven, na Holanda.
O significado central de alcançar o espaçamento de 6 nanômetros reside em resolver fundamentalmente o gargalo físico mais espinhoso na escalabilidade dos qubits de silício. A força de acoplamento entre pontos quânticos decai exponencialmente com o aumento do espaçamento; se o espaçamento não puder ser comprimido para menos de 10 nanômetros, não será possível formar capacidade de entrelaçamento e operação lógica suficientemente forte entre os pontos quânticos. Simultaneamente, os próprios qubits são extremamente sensíveis ao ruído de carga e defeitos de interface — quanto maior o espaçamento do gate, maior a área do ponto quântico exposta ao ambiente circundante, tornando-o mais suscetível a flutuações de carga e estados de defeito de interface, o que acelera a decoerência quântica e reduz a fidelidade e a taxa de sucesso da operação do qubit. A equipe do imec, utilizando o sistema de litografia High NA EUV da ASML com sua fonte de luz ultravioleta extrema de abertura numérica de 0,55, superou o limite de resolução da litografia de imersão tradicional de 193 nanômetros (0,33 NA), comprimindo o espaçamento entre o gate de canal e o gate de barreira para 6 nanômetros e fabricando com sucesso uma rede funcional de qubits. Nesta escala, teoricamente já é possível integrar milhões de qubits em um único chip, atendendo ao limiar básico de engenharia para os atuais computadores quânticos de nível prático.
A escolha do imec pelos qubits de spin de ponto quântico de silício como rota tecnológica tem como principal vantagem a alta compatibilidade com os processos de fabricação de chips CMOS existentes. Sofie Beyne, líder de projeto do imec e engenheira de integração quântica, explicou a escolha desta rota tecnológica: "Podemos aproveitar décadas de inovação em semicondutores, reutilizando todo o ecossistema de fabricação de silício para fazer a transição de dispositivos quânticos de experimentos de laboratório para sistemas escaláveis e fabricáveis. Esta é precisamente a vantagem significativa dos qubits baseados em silício." A estrutura de empilhamento de gates dos dispositivos de ponto quântico de silício é altamente semelhante aos FinFETs ou transistores de efeito de campo de canal multi-pontes em chips lógicos avançados, em módulos de processo chave como interconexão metálica multicamadas, deposição de dielétrico de alta constante k e corrosão por camada atômica, podendo todos ser concluídos através do fluxo de processo maduro das atuais fábricas de wafers de 300 mm. Comparado a outras rotas de computação quântica, como supercondutores ou armadilhas de íons, a solução baseada em silício não requer a construção de fundições dedicadas à computação quântica, podendo ser diretamente integrada à cadeia de suprimentos de semicondutores existente para validação em escala, sendo esta a razão fundamental pela qual é chamada de "qubit de nível industrial" pela indústria.
O destaque técnico desta demonstração também se reflete no fluxo de aplicação específico do processo de litografia High NA EUV na fabricação de dispositivos quânticos. A equipe de integração e padronização do imec primeiro cultivou heteroestruturas de silício/silício-germânio de alta qualidade em wafers de silício de 300 mm, seguido pela formação da camada inicial do empilhamento de gates através de deposição por camada atômica e polimento químico-mecânico. A etapa de litografia High NA EUV é o núcleo de todo o fluxo: o sistema óptico de projeção com NA de 0,55 foca a luz ultravioleta extrema no fotorresistente, definindo o espaçamento de eletrodo de nível de 6 nanômetros em uma única exposição, evitando os erros de sobreposição e a rugosidade de borda de linha difíceis de controlar nas técnicas tradicionais de padronização múltipla. Após a exposição, a equipe usou corrosão por plasma altamente seletiva para transferir o padrão para o material do gate metálico e completou a interconexão dos eletrodos através de processos de damasceno subsequentes. Todo o fluxo do processo foi concluído no ambiente padrão de sala limpa de uma fábrica de wafers de 300 mm, sendo basicamente consistente com o fluxo de fabricação de chips lógicos CMOS avançados.
Anteriormente, o imec já havia alcançado operações de qubit de spin de alta fidelidade de forma repetível em estruturas de ponto quântico, através de um fluxo de processo otimizado compatível com fábricas de 300 mm, validando a consistência dos processos compatíveis com CMOS na preparação de qubits. A introdução da tecnologia de litografia High NA EUV desta vez desloca o foco de P&D de protótipos de laboratório isolados para o estágio de fabricação padronizada e reprodutível em wafer, provando que a tecnologia de litografia mais avançada também é adequada para a fabricação de alta precisão de dispositivos quânticos. A sede do imec está localizada em Lovaina, na Bélgica, contando com mais de 6.500 funcionários e uma receita de 1,2 bilhão de euros em 2025, ocupando uma posição central no campo global de P&D de processos avançados de semicondutores. As máquinas de litografia High NA EUV são amplamente consideradas a tecnologia central para suportar o desenvolvimento de chips lógicos avançados abaixo de 2 nanômetros e memórias de alta densidade, e esta demonstração do imec indica que esta plataforma tecnológica também tem o potencial de se tornar um habilitador chave para hardware de computação quântica em escala. Com a instalação do equipamento High NA EUV em Lovaina pronta, a equipe de pesquisa já iniciou os preparativos para a próxima fase de expansão para escala industrial.