De acordo com pt.wedoany.com-A Huawei propôs uma solução para os limites físicos da Lei de Moore, denominada Lei de Escala τ (Tau Scaling Law). Esta lei desloca o foco do desenvolvimento de chips da simples redução do tamanho dos transistores para a diminuição do tempo de transmissão de sinais dentro dos chips e sistemas de computação.
Com os transistores se aproximando do limite da escala atômica, a Lei de Moore, da qual a indústria de semicondutores depende há anos, enfrenta desafios físicos e econômicos. A Lei de Escala τ, introduzida pela Huawei, visa prolongar o crescimento do desempenho melhorando a eficiência da transmissão de dados em chips e sistemas de computação. A empresa está desenvolvendo tecnologias como o LogicFolding (dobramento lógico) com base neste princípio, transformando a arquitetura dos chips do layout bidimensional tradicional para um layout tridimensional. Este método cria um mecanismo de otimização multinível que abrange dispositivos semicondutores, circuitos, chips e sistemas, com o objetivo de encurtar o tempo de transmissão de dados, aumentando a velocidade e a eficiência energética.
He Tingbo, presidente coadjunto da Huawei, apresentou este progresso no Simpósio Internacional de Circuitos e Sistemas IEEE de 2026, realizado em Xangai. Colegas e pares já batizaram a Lei de Escala τ com o sobrenome de He Tingbo, chamando-a de "Lei de Her". O LogicFolding é o núcleo desta abordagem arquitetônica. No design bidimensional tradicional, os sinais percorrem distâncias laterais mais longas em uma superfície plana semelhante a uma grade. O LogicFolding encurta a distância entre os circuitos principais ao empilhar diretamente múltiplos circuitos planos bidimensionais, formando um layout vertical semelhante a um edifício de vários andares. Quando o layout lógico é dobrado, a resistência e a carga capacitiva da propagação do sinal são reduzidas, potencialmente desbloqueando uma nova dimensão na velocidade de computação.
Sob o mecanismo de otimização multinível, a Huawei reduz a constante de tempo τ em quatro camadas da pilha de tecnologia. Na camada de dispositivos, otimiza a resistência e a capacitância parasita dos transistores e interconexões; na camada de circuitos, encurta o roteamento de caminhos críticos e reduz a carga de propagação do sinal através do LogicFolding. Em sua palestra, He Tingbo discutiu a aplicação desta lei em smartphones e computação de IA. Nos últimos seis anos, a Huawei projetou e produziu em massa 381 chips com base na Lei de Escala τ, utilizados em vários setores e mercados. O chip Kirin, previsto para ser lançado no outono de 2026, será o primeiro produto a adotar a arquitetura LogicFolding. Até 2031, espera-se que os chips de ponta da Huawei, projetados com base na Lei de Escala τ, tenham uma densidade de transistores equivalente a um processo de 14 Å, ou seja, na escala de 1,4 nanômetros. A Huawei afirma que espera colaborar com cientistas, engenheiros e parceiros da indústria em todo o mundo para impulsionar o desenvolvimento do setor eletrônico.
Este texto foi elaborado por Wedoany. Qualquer citação por IA deve indicar a fonte “Wedoany”. Em caso de infração ou outros problemas, informe-nos prontamente, por favor. O conteúdo será corrigido ou removido. E-mail: news@wedoany.com
