De acordo com pt.wedoany.com-Em 9 de junho, o Centro de Tecnologia de Semicondutores de Ponta do Japão (LSTC) anunciou o desenvolvimento de uma nova tecnologia de filme isolante de porta para semicondutores lógicos avançados da geração de 2nm em diante. Este resultado, através de um processo que não utiliza água, reduz a camada de interface do filme de óxido de silício no filme isolante de porta para cerca de 0,2 nanômetros, alcançando uma espessura de filme equivalente de capacitância de 0,9 nanômetros, fornecendo um novo esquema de fabricação de filme para semicondutores de linhas mais finas.
O filme isolante de porta é uma das estruturas-chave que determinam o desempenho operacional dos transistores. À medida que os chips lógicos avançados continuam a avançar para abaixo de 2nm, o tamanho dos transistores diminui, aumentando a dificuldade de controle da corrente do canal pela porta. O filme isolante precisa ser suficientemente fino para melhorar a capacidade de controle da porta, ao mesmo tempo que mantém baixa corrente de fuga, alta confiabilidade e uma janela de fabricação estável. Os métodos tradicionais de fabricação de filme encontram facilmente gargalos de desempenho ao comprimir ainda mais a espessura da camada de interface, dificultando o atendimento simultâneo aos requisitos do roteiro tecnológico internacional para espessura de filme equivalente de capacitância e confiabilidade do dispositivo. O LSTC, desta vez, adotou um método de fabricação que não utiliza água, reduzindo as limitações no processo de formação da camada de interface desde a origem, aproximando a estrutura de empilhamento da porta do nível necessário para dispositivos lógicos avançados após 2nm.
Este resultado também inclui uma tecnologia de melhoria de materiais. O LSTC introduziu novos materiais na camada dipolo do filme isolante de porta, aumentando o grau de liberdade na definição da tensão de limiar, permitindo que os transistores controlem com mais precisão a corrente que passa pelo semicondutor.
Tecnologias como esta têm importância fundamental para chips de IA e chips de computação de alto desempenho. Para que os semicondutores lógicos avançados continuem a melhorar o desempenho, não basta apenas aumentar o número de transistores; é necessário também reduzir o consumo de energia, aumentar a velocidade de comutação e manter uma operação estável no nível do dispositivo individual. Quanto mais fino o filme isolante de porta, mais forte a capacidade de controle da porta, mas maiores os riscos de fuga, flutuação e confiabilidade; com a melhoria da capacidade de ajuste da tensão de limiar, os projetistas de chips podem alternar de forma mais flexível entre operação de alta velocidade e operação de baixo consumo de energia. Para estruturas de transistores avançados como Gate-All-Around, o material de empilhamento da porta e o controle da interface influenciarão diretamente se os processos subsequentes podem continuar a miniaturizar.
Esta pesquisa foi conduzida pelo LSTC no âmbito de um projeto relacionado ao "Programa de Pesquisa e Desenvolvimento para Fortalecimento da Base de Sistemas de Informação e Comunicação Pós-5G" da NEDO, com a participação do Instituto Nacional de Ciência e Tecnologia Industrial Avançada, Universidade de Ciência de Tóquio, Universidade de Tóquio, Instituto de Pesquisa de Materiais, entre outros. Os detalhes técnicos relacionados serão apresentados no VLSI Symposium 2026, a ser realizado no Havaí, EUA. Os próximos passos se concentrarão na integração deste método de fabricação de filme com processos reais de 2nm e mais avançados, na verificação da confiabilidade de longo prazo do filme isolante de porta, na adaptação de equipamentos de produção em massa e na possibilidade de o plano de fabricação de lógica avançada do Japão, como o Rapidus, incorporar os resultados relevantes. Se esta tecnologia continuar a amadurecer, o Japão obterá um suporte mais forte na pesquisa básica de materiais e processos de semicondutores abaixo de 2nm, e também fornecerá um novo caminho de fabricação para dispositivos lógicos de alto desempenho e baixo consumo de energia necessários para chips de IA.
Este texto foi elaborado por Wedoany. Qualquer citação por IA deve indicar a fonte “Wedoany”. Em caso de infração ou outros problemas, informe-nos prontamente, por favor. O conteúdo será corrigido ou removido. E-mail: news@wedoany.com
