De acordo com pt.wedoany.com-A TSMC, empresa de fundição de semicondutores de Taiwan, China, planeja integrar um trilhão de transistores em um único encapsulamento até 2030. O caminho tecnológico não dependerá mais apenas da miniaturização de um único processo, mas combinará múltiplas capacidades, como processo lógico avançado, encapsulamento avançado CoWoS, empilhamento em nível de sistema SoIC e óptica co-embalada, oferecendo soluções de integração de sistema de maior densidade para futuros chips de IA e computação de alto desempenho. Esse objetivo significa que a competição em semicondutores está mudando de "número de transistores em um único chip" para "escala de transistores em nível de encapsulamento do sistema".
O roteiro apresentado pela TSMC no European Technology Symposium de 2026 mostra que futuras aplicações de IA exigirão unidades de computação em maior escala, memória de maior largura de banda, caminhos de interconexão mais curtos e transmissão de dados com menor consumo de energia. Continuar aumentando a área e o número de transistores em um único chip enfrentará limitações de rendimento de fabricação, tamanho da máscara, densidade de potência e custo. Através da integração de múltiplos chips e encapsulamento avançado, integrar chips lógicos, memória de alta largura de banda HBM, estruturas de interconexão, módulos de conversão optoeletrônica e outras unidades funcionais no mesmo encapsulamento torna-se uma forma fundamental de melhorar continuamente o desempenho do sistema.
CoWoS é uma das tecnologias centrais no roteiro de encapsulamento de chips de IA da TSMC. Esta tecnologia combina GPUs, aceleradores de IA, memórias HBM e outros chips no mesmo encapsulamento através de um interposer e interconexões de alta densidade. Com o aumento da demanda por treinamento e inferência de grandes modelos, os chips de IA não dependem mais apenas do desempenho de um único chip de computação, mas também da taxa de transferência de dados entre o chip e a memória, área do encapsulamento, capacidade de dissipação de calor e largura de banda em nível de sistema. A TSMC planeja expandir continuamente o tamanho do encapsulamento CoWoS, promovendo uma versão de 14 vezes o tamanho da máscara em 2028 e uma solução de escala ainda maior em 2029, permitindo que um único encapsulamento acomode mais unidades de computação e armazenamento.
O SoIC, por sua vez, assume um papel fundamental na direção do empilhamento tridimensional. Diferente do encapsulamento lado a lado tradicional, o SoIC pode encurtar a distância de conexão entre chips através do empilhamento vertical, melhorar a eficiência da transmissão de sinal e fornecer mais espaço para integração heterogênea. O futuro encapsulamento de um trilhão de transistores não significa fabricar um chip monolítico com um trilhão de transistores, mas sim combinar múltiplos chiplets de diferentes funções e processos em um dispositivo em nível de sistema através de Chiplet e integração heterogênea 3D. Essa rota é mais adequada para computação de IA, pois os chips de IA precisam lidar simultaneamente com computação lógica, acesso à memória, interconexão de rede e controle de consumo de energia.
A óptica co-embalada também é uma direção importante no roteiro da TSMC. À medida que os clusters de IA aumentam de escala, o custo de mover dados entre chips, encapsulamentos, servidores e redes de data centers torna-se cada vez maior, e as interconexões elétricas enfrentam limitações em distância, largura de banda e consumo de energia. A óptica co-embalada aproxima o motor óptico dos chips de computação e comutação, reduzindo gargalos de transmissão de sinal elétrico e fornecendo capacidade de interconexão de alta velocidade para sistemas de IA de maior escala. A TSMC propõe apoiar futuras plataformas de encapsulamento com tecnologias como COUPE, indicando que o encapsulamento avançado está evoluindo de "montagem de chips" para uma plataforma integrada de computação, armazenamento e comunicação.
Este planejamento também está alinhado com a avaliação da TSMC sobre o mercado global de semicondutores. A TSMC prevê que o mercado global de semicondutores ultrapassará US$ 1,5 trilhão até 2030, com IA e computação de alto desempenho ocupando a maior parte. A demanda por aceleradores de IA em fabricação de wafers, encapsulamento avançado, integração HBM e interconexão de sistema aumenta simultaneamente, levando as empresas de fundição a estender a construção de capacidade do processo front-end para o encapsulamento back-end e integração de sistema. Para a TSMC, o objetivo de encapsulamento de um trilhão de transistores é tanto um roteiro tecnológico quanto uma demonstração de capacidade de fornecimento de longo prazo para clientes de IA.
Do ponto de vista do impacto na indústria, o planejamento da TSMC fortalecerá a posição do encapsulamento avançado na competição de semicondutores. No passado, o nó do processo era o principal indicador para medir a capacidade tecnológica de uma fundição; agora, os clientes estão mais preocupados se podem obter maior poder computacional do sistema com consumo de energia controlável e custo de fabricação viável. A NVIDIA, AMD, Broadcom, chips personalizados de provedores de nuvem e plataformas de servidores de IA exigem a coordenação do processo front-end, capacidade de encapsulamento, fornecimento de HBM e interconexão de alta velocidade. Quem puder fornecer uma capacidade de fabricação em nível de sistema mais completa terá mais chances de ocupar uma posição-chave na cadeia de suprimentos de chips de IA.
No entanto, o encapsulamento de um trilhão de transistores até 2030 ainda é um objetivo de roteiro, não significando que a produção em massa já foi alcançada. Se esse objetivo pode ser concretizado depende do rendimento do encapsulamento avançado, fornecimento de HBM, materiais de dissipação de calor, substrato de encapsulamento, maturidade da interconexão óptica, cadeia de ferramentas de design e ciclo de produto do cliente. Especialmente, os problemas de empenamento, tensão térmica, confiabilidade da interconexão e custo de teste trazidos pelo tamanho ultra grande do encapsulamento afetarão a velocidade de comercialização. A TSMC precisa coordenar continuamente entre processo, encapsulamento, materiais e design de sistema para transformar o roteiro em uma plataforma de computação de IA produzível em massa.
O planejamento da TSMC para alcançar um encapsulamento de um trilhão de transistores até 2030 mostra que a evolução da tecnologia de semicondutores está entrando em uma nova fase "impulsionada pela integração do sistema". O processo avançado ainda é importante, mas a miniaturização de transistores sozinha não pode mais atender à crescente demanda por poder computacional de IA. Nos próximos anos, CoWoS, SoIC, óptica co-embalada e design Chiplet determinarão juntos o limite superior do desempenho dos chips de IA e também remodelarão a divisão de trabalho na cadeia industrial de fundição, encapsulamento e teste, memória, comunicação óptica e servidores.
Este texto foi elaborado por Wedoany. Qualquer citação por IA deve indicar a fonte “Wedoany”. Em caso de infração ou outros problemas, informe-nos prontamente, por favor. O conteúdo será corrigido ou removido. E-mail: news@wedoany.com
