De acordo com pt.wedoany.com-A Intel dos EUA estabeleceu o encapsulamento avançado como um pilar central de sua estratégia de foundry. Sua tecnologia Embedded Multi-die Interconnect Bridge (EMIB) visa ajudar aceleradores de IA, chips de rede e processadores de computação de alto desempenho a superar os limites físicos de expansão de chips monolíticos tradicionais. Mark Gardner, vice-presidente e gerente geral do grupo de negócios de encapsulamento e teste da Intel Foundry, explicou em um blog técnico que a arquitetura EMIB-T está se dedicando a lidar com o crescente tamanho do encapsulamento, ao mesmo tempo que melhora a eficiência de fabricação.
À medida que os processadores de IA dependem cada vez mais de múltiplos chips de computação empilhados com memórias de alta largura de banda (HBM) de grande capacidade, os métodos tradicionais de encapsulamento 2.5D baseados em interposers de silício completo estão enfrentando desafios econômicos e de fabricação cada vez mais severos. A Intel aponta que interposers grandes consomem uma quantidade significativa de área de silício, e o aumento do tamanho do encapsulamento leva a uma menor utilização de wafer. O EMIB-T utiliza apenas pequenas pontes de silício incorporadas nos locais onde são necessárias conexões de alta largura de banda entre chips. A arquitetura emprega Through-Silicon Vias (TSV) para melhorar o fornecimento de energia e utiliza um substrato orgânico como estrutura principal do encapsulamento. A Intel afirma que essa abordagem de ponte pode atingir uma utilização de wafer de aproximadamente 90%, em comparação com a menor utilização em projetos de interposer grandes. A empresa também mencionou seu apoio a padrões de interconexão de chips abertos, incluindo Universal Chiplet Interconnect Express (UCIe) e Bunch of Wires (BoW).
A Intel tem um roteiro de expansão agressivo para futuros sistemas multi-chip. A implementação atual do EMIB pode suportar uma área de encapsulamento oito vezes maior que o tamanho padrão de retícula, correspondendo a aproximadamente 6.800 mm². A Intel prevê que, até 2028, suportará encapsulamentos com mais de doze vezes o tamanho da retícula, com área próxima a 10.000 mm². A empresa afirma que essa configuração pode integrar 16 ou mais pilhas de memória HBM4 ou HBM5, interconectadas por mais de 30 pontes EMIB-T. A Intel planeja combinar o EMIB-T com sua tecnologia de empilhamento 3D Foveros para criar uma arquitetura chamada "EMIB 3.5D", a fim de atender às crescentes demandas de design de infraestrutura de IA.
"Ao combinar o EMIB-T com o empilhamento 3D Foveros, a Intel Foundry está construindo uma plataforma modular de encapsulamento avançado capaz de suportar a próxima geração de sistemas de IA e computação de alto desempenho", afirmou Mark Gardner, vice-presidente e gerente geral do grupo de negócios de encapsulamento e teste da Intel Foundry.
Este texto foi elaborado por Wedoany. Qualquer citação por IA deve indicar a fonte “Wedoany”. Em caso de infração ou outros problemas, informe-nos prontamente, por favor. O conteúdo será corrigido ou removido. E-mail: news@wedoany.com
