Intel dos EUA apresenta tecnologia de encapsulamento EMIB-T no ECTC

De acordo com pt.wedoany.com-A divisão de foundry de wafers da Intel apresentou a tecnologia de encapsulamento avançado de próxima geração EMIB-T (Embedded Multi-die Interconnect Bridge - Through Silicon Via) na IEEE 2026 Electronic Components and Technology Conference (ECTC). Esta tecnologia introduz Through Silicon Vias (TSVs) com base no EMIB para permitir alimentação vertical, superando o gargalo de transmissão de energia dos encapsulamentos tradicionais. A Intel afirma que esta tecnologia é projetada especificamente para o segmento de data centers, oferecendo maior flexibilidade, menor volume e menor risco de fabricação em comparação com a tecnologia de encapsulamento CoWoS da TSMC.

O objetivo fundamental da tecnologia EMIB é fornecer interconexões de alta velocidade e com boa relação custo-benefício, interligando múltiplos chips (Chiplets). Atualmente, o EMIB é dividido principalmente em dois tipos: EMIB-M e EMIB-T. O EMIB-M foca em interconexão eficiente, integrando capacitores Metal-Isolante-Metal (MIM) dentro da ponte, que podem filtrar efetivamente o ruído da corrente para garantir alimentação estável do chip. Esta solução está em produção em massa desde 2017.

O EMIB-T adiciona a tecnologia TSV ao EMIB-M, criando canais de energia verticais na ponte, permitindo que a corrente alimente os chips empilhados acima por um caminho mais curto, melhorando a eficiência da alimentação. Esta arquitetura combina a densidade de interconexão de passo fino 2.5D com as vantagens de expansão vertical dos TSVs, sendo projetada especificamente para chips de IA de alto desempenho.

A Intel demonstrou várias capacidades da plataforma EMIB-T. O passo dos bumps da primeira camada de interconexão (FLI) foi reduzido para 25 micrômetros, o tamanho do encapsulamento pode ser expandido para mais de 120×120 milímetros, e um único encapsulamento pode acomodar chips de computação e memória com área superior a 9 vezes a área do retículo. A arquitetura suporta memória HBM4E acima de 12 Gb/s, a ponte integra capacitores MIM de alta densidade com densidade de 500 nF/mm², que podem reduzir a impedância CA da rede de alimentação em mais de 82%. Os caminhos de sinal são otimizados e dispostos em camadas de roteamento com menos interferência, garantindo qualidade de transmissão em alta velocidade.

Na integração de chips SRAM 3D de alto desempenho, através da plataforma Fan-Out Embedded Bridge, a Intel demonstrou a integração vertical 3D de chips SRAM. Sob condições de execução de leitura/escrita 50:50, foi alcançada uma largura de banda de 265 GB/s/mm², com consumo de energia por bit inferior a 0,24 pJ/bit. O chip de memória incorporado é conectado ao chip SoC superior através de uma matriz densa de microbumps com passo de 25 micrômetros, e o consumo de energia da conexão entre chips representa menos de 15%. Em frequências mais baixas, o consumo de energia por bit pode ser reduzido ainda mais para 0,15 pJ/bit, com largura de banda de leitura/escrita de 166 GB/s/mm².

Para atender à demanda computacional de IA, o EMIB-T tem potencial para ser expandido para encapsulamentos ultra grandes de 240×240 milímetros, podendo integrar múltiplos chips como ASICs, HBM e I/O. A Intel também demonstrou inovações em materiais e processos para superar os desafios de confiabilidade de compostos de chips ultra grandes durante a moldagem do encapsulamento.

Atualmente, o EMIB-T pode acomodar chips de silício com área superior a 9 vezes a área do retículo em encapsulamentos maiores que 120×120 milímetros, incluindo 12 HBMs, 4 chips densos e mais de 20 pontes. A Intel planeja expandir a escala para mais de 12 vezes a área do retículo (maior que 120×180 milímetros) até 2028, com capacidade prevista para acomodar mais de 24 chips HBM e 38 pontes EMIB-T. Em comparação, a TSMC planeja lançar encapsulamentos CoWoS com 14 vezes o tamanho do retículo e capacidade para até 20 HBMs no mesmo ano.

A Intel enfatiza que a principal vantagem do EMIB-T reside em sua independência de IP e nós de processo, permitindo que os clientes encapsulem livremente chips fabricados com diferentes arquiteturas, em diferentes foundries terceirizadas ou nós de processo internos da Intel, simplificando a cadeia de suprimentos e construindo sistemas de computação de próxima geração com alta largura de banda e excelente escalabilidade.