De acordo com pt.wedoany.com-A capacidade de produção de PIC (circuito integrado fotônico) de silício da TSMC (Taiwan Semiconductor Manufacturing Company) se expandirá rapidamente. Analistas estimam que a capacidade mensal atual de cerca de 500 wafers aumentará para 10.000 wafers por mês no segundo trimestre de 2026, para 15.000 no quarto trimestre e para pelo menos 25.000 wafers por mês até 2028. O PIC é o componente central do motor óptico do CPO (co-packaged optics), responsável pela conversão, guiamento e acoplamento de sinais elétricos e ópticos. Com a expansão dos clusters de servidores de IA, a largura de banda dos switches avança de 25T e 50T para 100T e 200T, impulsionando a demanda por motores ópticos. O progresso da plataforma COUPE da TSMC tornou-se o foco de atenção do mercado.

Segundo estimativas de analistas, com base em 648 dies por wafer, após a capacidade mensal de PIC da TSMC aumentar de 500 wafers para 10.000, a produção anual de PIC pode crescer de cerca de 4 milhões para 78 milhões de unidades. Se a capacidade atingir 25.000 wafers por mês, a produção anual de PIC pode chegar a 194 milhões de unidades. Considerando uma taxa de rendimento de 50% para o SoIC, a produção de motores ópticos seria de aproximadamente 2 milhões, 39 milhões e 97 milhões de unidades, respectivamente. Incorporando a taxa de rendimento da montagem downstream, as remessas reais de motores ópticos são estimadas em cerca de 390.000, 7,78 milhões e 48,6 milhões de unidades, respectivamente. Devido aos recursos limitados de PIC no início, os principais clientes de produção em massa da plataforma COUPE da TSMC entre 2026 e 2027 podem ser principalmente NVIDIA, Broadcom e AMD. Com a expansão adicional da capacidade em 2028, projetos de CPO de clientes como MediaTek, Marvell e Ayar Labs também terão a oportunidade de entrar na plataforma de produção em massa da TSMC. No entanto, o aumento da capacidade de PIC não equivale a uma liberação imediata e total do CPO, pois as etapas posteriores ainda exigem integração SoIC, testes optoeletrônicos, encapsulamento de motores ópticos, acoplamento FAU e verificação em nível de sistema. Os analistas apontam que a expansão da capacidade de PIC da TSMC tem três significados principais. Primeiro, representa a transição gradual do CPO de experimentos e verificação em pequena escala para a preparação para produção em massa. Segundo, a combinação de fotônica de silício com empacotamento avançado permitirá que COUPE, SoIC e CoWoS formem uma plataforma de integração optoeletrônica de IA mais completa. Terceiro, o aumento da produção de PIC impulsionará simultaneamente a demanda por FAU, lasers, testes ópticos, cartões de sonda, soquetes de teste e equipamentos de automação.

Com o design de GPUs evoluindo para conexões entre chips mais densas e taxas de transferência de dados mais rápidas, gigantes globais de foundry de semicondutores estão entrando no campo da fotônica de silício. A plataforma de fotônica de silício COUPE da TSMC deve entrar em produção em massa em 2026, marcando um passo crucial na implantação de dispositivos ópticos co-embalados (CPO). O COUPE utiliza a tecnologia de empilhamento de chips SoIC-X, colocando o chip eletrônico diretamente sobre o chip fotônico, alcançando impedância ultrabaixa e maior eficiência energética na interface entre chips em comparação com métodos tradicionais de empilhamento. O roteiro tecnológico visa concluir a certificação de dispositivos plugáveis ​​pequenos em 2025, seguido pela integração CPO baseada em CoWoS em 2026. A TSMC afirma que o COUPE, por meio de sua arquitetura de integração baseada em interposer, alcança uma melhoria de 5 a 10 vezes na eficiência energética, uma redução de 10 a 20 vezes na latência e uma área mais compacta. Shang Hou, diretor de integração de empacotamento avançado da TSMC, afirmou que a tecnologia COUPE permite a integração heterogênea de circuitos integrados eletrônicos e fotônicos, com planos de iniciar a produção em massa ainda este ano. Ele também destacou três desafios principais para a aplicação em escala do CPO: teste em nível de wafer, integração de unidades de matriz de fibra e montagem de encapsulamento óptico de alta velocidade.

O avanço do desenvolvimento do CPO depende da inovação colaborativa em toda a cadeia de suprimentos. Além da TSMC, empresas globais como Coherent e Sumitomo Electric também fornecem materiais-chave e tecnologia laser, e a líder em equipamentos de teste Advantest também está desenvolvendo soluções de fotônica de silício. O negócio de foundry da Samsung entrou oficialmente no campo da fotônica de silício, com planos de lançar um motor óptico baseado em tecnologia de ligação por termocompressão em 2027, seguido por um serviço turnkey de dispositivos ópticos co-embalados em 2029. O plano foi anunciado em 17 de março na Conferência de Comunicação por Fibra Óptica de 2026. A plataforma da Samsung utilizará processo de wafer de 300 mm para produção inicial. Inicialmente, a Samsung se concentrará em circuitos integrados fotônicos, com clientes potenciais incluindo fabricantes de módulos ópticos como Coherent e Lumentum, bem como empresas fabless que estão desenvolvendo seus próprios PICs. A foundry da Samsung também enfatizou sua capacidade de memória verticalmente integrada. Diferente da TSMC, que não produz memória e depende de clientes para adquirir HBM externamente, a Samsung destaca sua capacidade de oferecer HBM, serviços de foundry, empacotamento avançado e tecnologia de fotônica de silício em uma única plataforma verticalmente integrada.