Intel dos EUA revela arquitetura XBM, planeja comercialização por volta de 2030

De acordo com pt.wedoany.com-A Intel revelou uma arquitetura patenteada chamada XBM (Extended Bandwidth Memory). Esta tecnologia não é uma simples melhoria da memória de alta largura de banda (HBM) existente, mas sim uma inovação arquitetural que começa pela lógica de layout dos transistores, visando o mercado pós-2030.

Nas células de memória DRAM tradicionais (1T1C, ou seja, um transistor e um capacitor), estas devem ser gravadas na camada frontal de silício (FEOL) na base do chip. No entanto, o XBM move os transistores e capacitores para a camada de interconexão metálica traseira (BEOL) do chip, utilizando tecnologia de transistor de filme fino para construir as células de memória.

Este design melhora a taxa de utilização da área do chip, permitindo a disposição de mais canais de silício through-silicon vias (TSV) por unidade de área, alcançando assim uma largura de banda alvo equivalente ao HBM4 em frequências relativamente baixas. Em termos de interface, o XBM abandona a interface paralela ultra larga e o interposer de silício (Interposer) dos quais o HBM depende, adotando em vez disso links seriais UCIe (Universal Chiplet Interconnect Express) para interconexão entre chips, visando uma integração "nativa do chip". Este design simplifica o processo de encapsulamento, permitindo métodos de encapsulamento de baixo custo como MOP (Molded-on-Package), com potencial para reduzir o custo geral de fabricação. A capacidade de um único chip XBM varia de 0,5 GB a 5 GB, suportando empilhamento multicamadas de 8 ou 16 camadas. Informações divulgadas pela Intel indicam que a tecnologia deverá ser comercializada por volta de 2030, estando atualmente em fase de patente e validação.

Além do XBM, outras tecnologias de memória emergentes também buscam avanços em diferentes direções. O HBF (High Bandwidth Flash) aplica arquitetura de empilhamento 3D à memória flash NAND, com capacidade de empilhamento único de até 512 GB ou mais, largura de banda próxima ao nível do HBM3, e custo unitário de apenas 1/5 a 1/10 do HBM. A SK Hynix já lançou a linha de produtos "AIN Series" que inclui HBF, e a SanDisk planeja lançar amostras protótipo no segundo semestre de 2026, com produção comercial em massa em 2027. Esta tecnologia visa principalmente cenários de inferência de IA em larga escala e intensivos em leitura, mas sua latência (microssegundos) ainda tem uma diferença de ordem de grandeza em relação ao HBM (nanossegundos), e a vida útil de gravação também é limitada. A ZAM (Z-Angle Memory) utiliza design de "interconexão de ângulo Z" e TSV integrado, supostamente capaz de reduzir o consumo de energia de transmissão de dados em 40% a 50% enquanto mantém alta largura de banda, e aumentar a capacidade de chip único para 512 GB. A solução SRAM de empilhamento 3D (como Groq LPU) empilha verticalmente SRAM sobre o chip de computação, alcançando latência de nanossegundos e largura de banda superior a 100 TB/s, destacando-se em cenários de inferência em tempo real, mas devido a problemas de área e custo, é difícil suportar modelos grandes com centenas de bilhões de parâmetros. Tecnologias como PIM (Process-in-Memory) e CXL (Compute Express Link) fornecem complementos e otimizações no nível da arquitetura do sistema.

Atualmente, o mercado de HBM está em uma fase de demanda superior à oferta. Com a aproximação da geração HBM4, a capacidade de empilhamento único avança para 48 GB (empilhamento de 16 camadas), e a largura de banda ultrapassa o nível de TB/s. No entanto, o aumento do número de camadas de empilhamento complica questões como precisão de montagem, empenamento do chip e confiabilidade das juntas de solda, colocando pressão não linear sobre o rendimento. Devido a problemas de maturidade do processo de tecnologia de ligação híbrida, fabricantes como a Samsung reavaliaram seu cronograma de adoção, podendo nem mesmo introduzi-la na geração HBM5. O JEDEC até mesmo flexibilizou o limite superior de altura do módulo para continuar a rota tecnológica existente. O aumento da densidade de capacidade dos chips DRAM individuais está desacelerando, os problemas de dissipação de calor e consumo de energia trazidos pelo empilhamento multicamadas estão se tornando cada vez mais proeminentes, e a expansão da capacidade na etapa de encapsulamento avançado também está sendo restringida.

A indústria acredita que as principais vantagens do HBM em cenários de treinamento de IA — largura de banda extrema, processo de empilhamento 3D relativamente maduro e alta integração com aceleradores — não podem ser totalmente replicadas por nenhuma outra tecnologia no curto prazo. A NVIDIA já declarou claramente que não adotará HBF no curto prazo, mantendo o HBM como sua solução de memória principal para treinamento, enquanto utiliza uma combinação de "AI SSD + CXL + otimização de software" para atender às necessidades de expansão de capacidade. As tecnologias emergentes complementam e se estratificam mais com o HBM, em vez de substituí-lo diretamente. O próprio HBM também está evoluindo para soluções como SPHBM4, tentando estender suas principais vantagens para mais cenários de aplicação, como CPUs e chips de rede. O processo de comercialização do XBM da Intel só ocorrerá após 2030, não tendo impacto substancial no cenário do mercado de HBM no curto prazo.

Dados da TrendForce mostram que a proporção de wafer-ins de HBM em relação ao total de wafer-ins de DRAM dos três principais fabricantes originais de 2025 a 2027 deverá aumentar de 18% para cerca de 30%, e a participação da oferta de bits de HBM crescerá de 8% para cerca de 13%. A TrendForce prevê que os três principais fabricantes aumentarão significativamente os preços do HBM em 2027. No curto prazo, a posição do HBM na cadeia de suprimentos de computação de alto desempenho não foi enfraquecida, podendo até ser fortalecida devido à escassez de oferta.