Uma equipe liderada pelo Professor Hee-in Yoon, do Departamento de Engenharia Elétrica do Instituto Nacional de Ciência e Tecnologia de Ulsan (UNIST), na Coreia do Sul, desenvolveu com sucesso um regulador híbrido ultracompacto de baixa queda (LDO), trazendo novas possibilidades para o gerenciamento de energia em dispositivos semicondutores avançados.

Este chip inovador utiliza um design híbrido, combinando os pontos fortes dos circuitos analógicos e digitais. Sua característica única é o uso de técnicas avançadas de conversão digital-analógica (D2A-TF) e um gerador de aterramento local (LGG), que se combinam para alcançar excelente estabilidade de tensão e supressão de ruído. Os testes mostraram que, mesmo com uma rápida flutuação de corrente de 99 mA, a ondulação de tensão foi de apenas 54 mV e a tensão retornou ao normal em 667 ns. A uma frequência de 10 kHz e uma carga de 100 mA, a taxa de rejeição da fonte de alimentação (PSRR) atingiu -53,7 dB, filtrando efetivamente quase todo o ruído nessa frequência.

Outra grande vantagem deste LDO é seu tamanho compacto. Fabricado em um processo CMOS de 28 nm, ele elimina a necessidade de capacitores externos volumosos e ocupa apenas 0,032 mm², tornando-o ideal para sistemas em chip (SoCs) altamente integrados. O pesquisador líder, An Changmin, explicou que o novo design utiliza tecnologia de conversão digital-analógica contínua para atender aos altos requisitos de capacitores dos LDOs híbridos tradicionais, resultando em um tamanho menor e maior eficiência. Além disso, ele é ativado apenas quando necessário durante picos de energia, resultando em um consumo de energia em modo de espera extremamente baixo e uma figura de mérito abrangente (FoM) de 0,029 picossegundos. O professor Yin Xiren afirmou que este LDO ultracompacto e de baixo consumo é adequado para chips de IA de última geração e módulos de comunicação 6G, fornecendo uma solução versátil para eletrônicos de alto desempenho.

Os resultados da pesquisa foram publicados no IEEE Journal of Solid-State Circuits.