AMD dos EUA anuncia produção em massa do processador EPYC Venice de 6ª geração com tecnologia de 2nm da TSMC, com 256 núcleos voltados para infraestrutura de IA

De acordo com pt.wedoany.com-A Advanced Micro Devices (AMD) dos EUA anunciou oficialmente em 21 de maio que o seu processador EPYC de sexta geração, com o nome de código "Venice", iniciou o aumento da produção em massa, utilizando a mais avançada tecnologia de processo de 2nm da TSMC, tornando-se o primeiro produto de computação de alto desempenho de 2nm do setor a entrar na fase de produção em massa. A AMD também revelou pela primeira vez o seu produto de iteração subsequente "Verano", que expandirá ainda mais o portfólio de produtos da sua CPU para data center na tecnologia de 2nm.

A Presidente do Conselho de Administração e CEO da AMD, Lisa Su, afirmou no comunicado de imprensa oficial que o início do aumento da produção em massa do Venice no processo de 2nm da TSMC é um passo crucial para acelerar a implementação da infraestrutura de IA da próxima geração. Ela destacou que, à medida que as cargas de trabalho de IA se expandem rapidamente do treino e inferência para cenários Agênticos cada vez mais complexos, a CPU torna-se mais crítica na coordenação da movimentação de dados, rede, armazenamento, segurança e orquestração do sistema. O Presidente do Conselho e CEO da TSMC, C.C. Wei, afirmou no mesmo comunicado que o progresso alcançado pela AMD no processo de 2nm da TSMC reflete a importância de combinar tecnologia de processo líder com inovação de design avançada.

O Venice é baseado no design da nova microarquitetura Zen 6, podendo integrar até 256 núcleos físicos e suportar 512 threads, um aumento de 33% na contagem de núcleos em comparação com os 192 núcleos do EPYC Turin da geração anterior. De acordo com as especificações técnicas divulgadas anteriormente pela AMD, o desempenho geral do Venice pode ser até 70% superior ao da geração anterior, um aumento que, além do maior número de núcleos, provém de melhorias na eficiência de execução de instruções por núcleo, frequência de relógio e outros aspetos arquitetónicos. Em termos de largura de banda de memória, o Venice aumenta a largura de banda de memória por socket para 1,6 TB/s, mais do que duplicando os 614 GB/s da linha de produtos atual, graças ao suporte para memória DDR5 de até 16 canais e à compatibilidade com tecnologias de memória avançadas como MR-DIMM e MCR-DIMM.

No subsistema de E/S, o Venice duplica a largura de banda de comunicação entre CPU e GPU, prevendo-se que seja alcançada através da introdução do PCI Express 6.0. A nova plataforma oferece até 128 pistas PCIe, com uma taxa de transferência de dados unidirecional de até 128 GB/s, o que tem um significado direto para a troca massiva de dados entre processadores e aceleradores no treino e inferência de IA. O Venice estreará na nova plataforma SP7 da AMD, cujo design de socket suporta maior potência de alimentação, fornecendo a base física para o encapsulamento de chips de computação de maior densidade.

A AMD planeia dividir o Venice em duas versões principais: a versão padrão Zen 6 com até 96 núcleos e a versão de alta densidade Zen 6c expandida para 256 núcleos, ambas suportando 512 threads. A versão Zen 6c, posicionada para maior densidade, tem um TDP (Thermal Design Power) de cerca de 600W, enquanto a versão padrão ronda os 350 a 400W. O Venice já iniciou a produção em massa nas fábricas da TSMC em Taiwan, e a AMD revelou simultaneamente planos futuros para introduzir a produção deste produto na fábrica de wafers da TSMC localizada no Arizona, EUA.

O momento do início da produção em massa do Venice coincide com um ciclo em que as cargas de trabalho de IA Agêntica estão a impulsionar uma expansão acelerada da implementação de infraestrutura de IA. À medida que a IA evolui do treino de modelos e inferência online para cenários Agênticos que exigem tomada de decisão autónoma contínua, o papel da CPU nos data centers já não se limita à computação de uso geral, assumindo mais carga no agendamento de tarefas, orquestração de fluxos de dados, controlo de segurança e coordenação a nível de sistema. A AMD posiciona claramente o Venice como a base computacional para a infraestrutura de IA da próxima geração.

No anúncio da produção em massa do Venice, a AMD também revelou publicamente pela primeira vez o produto subsequente, Verano. Este produto, igualmente baseado no processo de 2nm da TSMC, é um processador EPYC otimizado em torno do "desempenho por dólar por watt", projetado especificamente para cargas de trabalho de computação em nuvem e IA. A AMD afirmou que o Verano introduzirá inovações avançadas de memória, como a memória LPDDR, para responder à procura crescente de capacidade e largura de banda de memória pelas cargas de trabalho de IA Agêntica. De acordo com informações divulgadas anteriormente por executivos da AMD em eventos públicos, prevê-se que o Verano seja lançado em 2027, com foco em cenários de inferência de IA.